日前CHIPS聯盟在GitHub上發表先進介面匯流排(Advanced Interface Bus, AIB)2.0規範草案。AIB是開源、免付授權費的PHY級標準，可以在同一封裝內連接多個半導體晶片，適用於SoC、FPGA、SerDes Chiplet、高性能ADC/DAC Chiplet、光學網路Chiplet等設計。
CHIPS聯盟主席Zvonimir Bandić表示，AIB 2.0的標準草案延續CHIPS聯盟在簡化硬體設計與降低開發成本方面的努力，隨著科技公司越來越依賴Chiplet來滿足不同裝置所需的新型運算需求與工作負載能力，AIB將使得矽智財與其他Chiplet在單一設備的整合便得更加便利，增進新功能與優化速度。
透過增加每條線的速度以及每個頻寬內的I/O數量，AIB 2.0的邊緣帶寬密度比AIB 1.0高出六倍以上。因此應用AIB 2.0規範，設計人員更容易連接小晶片，協助科技公司結合鑄造廠、製程演進、IP資源等，進而為設計高度整合的半導體元件創造彈性。
